

中期答辩自述文档

一、小组成员

学号	姓名	实验课时间	项目分工
12312505	江博成	周三 7-8节	Decoder，Controller，WriteBackMUX 模块的实现和单元测试；基本测试场景的实现和测试；Pipeline 相关 Bonus 的设计
12312420	王振宇	周三 7-8节	OutputModule，ClockDivider，ALU 模块的实现和单元测试；外设 IO 相关 Bonus 的设计和实现
12311153	廖子韬	周三 7-8节	DMem，InputModule，IFetch 模块的实现和单元测试；基本测试场景的实现和测试；UART 切换相关 Bonus 的设计

二、代码规范约定

- 是否开展结构化设计：是
- 命名规范：模块名称使用驼峰命名法；模块接口及内部信号线使用下划线命名法。
- 注释要求：
 - 1. 使用英文注释；
 - 2. 注释模块的接口与功能；
 - 3. 注释代码块对应的指令类型
- 符号化常量的定义及使用：
 - 规定：代码中涉及的常量（数字）应定义为参数（parameter）；若直接出现在代码中，应加注释。
 - 常量包含：不同指令对应的 opcode / funct3 / funct7；分频的时钟频率；按钮消抖时间的阈值

三、CPU特性说明

- CPU结构：分别实现单周期 CPU 和 Pipelined CPU
- 单周期时钟周期：23MHz (CPU); 10MHz (UART)
- 寻址空间设计：哈佛结构
- IO方式：利用 eca11 进行输入输出
- 支持的指令集：RISC-V32
已实现 blackboard 提供的 RISC-V32 Reference Card 第一页的全部指令（不包含 ebreak；eca11 支持 2, 34, 35）

类型	指令
R-type (0110011)	add,sub,xor,or,and,sll,srl,sra,slt,sltu
I-type (0010011)	addi,xori,ori,andi,slli,srli,srai,slti,sltiu

类型	指令
I-type (0000011)	lb, lh, lw, lbu, lhu
I-type (1100111)	jalr
I-type (1110011)	ecall(2, 34, 35)
S-type (0100011)	sw, sh, sb
B-type (1100011)	beq, bne, blt, bge, bltu, bgeu
U-type (0110111)	lui
U-type (0010111)	auipc // single cycle CPU
J-type (1101111)	jal

四、单周期CPU架构设计

顶层模块结构：

- TopModule
 - ClockDivider
 - IFetch
 - Decoder
 - ALU
 - Controller
 - DMem
 - WriteBackMUX
 - InputModule
 - OutputModule

顶层模块内包含以下信号线

类型及位宽	名称	输出的模块	输入的模块
wire	clk	ClockDivider	IFetch / Decoder / DMem / InputModule / OutputModule
wire	clk_de	ClockDivider	InputModule
wire	done_input	InputModule	WriteBackMUX / Controller
wire [31:0]	input_data	InputModule	WriteBackMUX
wire [31:0]	inst	IFetch	Decoder / Controller
wire [31:0]	pc	IFetch	ALU / WriteBackMUX
wire [31:0]	imm32	Decoder	IFetch / ALU
wire [31:0]	rs1_data	Decoder	ALU

类型及位宽	名称	输出的模块	输入的模块
wire [31:0]	rs2_data	Decoder	ALU / DMem
wire [31:0]	reg_a7	Decoder	Controller / OutputModule
wire [31:0]	output_data	Decoder	OutputModule
wire	zero	ALU	IFetch
wire [31:0]	alu_result	ALU	IFetch / DMem / WriteBackMUX
wire	alu_src	Controller	ALU
wire [1:0]	alu_op	Controller	ALU
wire	branch	Controller	IFetch
wire	mem_read	Controller	DMem
wire	mem_write	Controller	DMem
wire	mem_to_reg	Controller	WriteBackMUX
wire	reg_write	Controller	Decoder
wire	is_jal	Controller	IFetch / WriteBackMUX
wire	is_jalr	Controller	IFetch / WriteBackMUX
wire	is_lui	Controller	ALU
wire	is_auipc	Controller	ALU
wire	en_pc	Controller	IFetch / Decoder / DMem
wire	en_input	Controller	Decoder / WriteBackMUX
wire	en_output	Controller	Decoder / OutputModule
wire [31:0]	mem_read_data	DMem	WriteBackMUX
wire [31:0]	reg_write_data	WriteBackMUX	Decoder
wire [2:0]	funct3 = inst[14:12]	/	ALU / DMem / WriteBackMUX
wire [6:0]	funct7 = inst[31:25]	/	ALU

五、CPU指令与控制信号的关系

控制信号及其默认值：

控制信号	branch	alu_op	alu_src	mem_read	mem_write	mem_to_reg	reg_write
默认值	0	2'b11	0	0	0	0	0
控制信号	is_jal	is_jalr	is_lui	is_auipc	en_input	en_output	en_pc
默认值	0	0	0	0	0	0	1

指令类型对应的控制信号值

（为了方便表示及突出重点，我们将使用指令类型代替同类型的一系列指令（完整指令集可见“三、CPU特性说明”），同时只表示有区别于默认值的控制信号）

指令类型	控制信号（未提及的均为默认值）
R-type (add / sub / and / or /...)	alu_op=2'b10; alu_src=0; reg_write=1;
I-type (addi / xori / ori / andi /...)	alu_op=2'b11; alu_src=1; reg_write=1;
I-type (lb / lh / lw / lbu / lhu)	alu_op=2'b00; alu_src=1; mem_read=1; mem_to_reg=1; reg_write=1;
I-type (jalr)	alu_op=2'b11; alu_src=1; reg_write=1; is_jalr=1;
ecall (1, 34, 35)	en_output=1;
ecall (5)	reg_write=1; en_input=1; en_pc=0;
S-type (sw / sh / sb)	alu_op=2'b00; alu_src=1; mem_write=1;
B-type (beq / bne / blt / bge / bltu / bgeu)	alu_op=2'b01; branch=1;
U-type (lui)	alu_op=2'b11; alu_src=1; reg_write=1; is_lui=1;
U-type (auipc)	alu_op=2'b11; alu_src=1; reg_write=1; is_auipc=1;
J-type (jal)	alu_op=2'b11; alu_src=1; reg_write=1; is_jal=1;

六、项目实施的情况

· 已完成进度：

- 1. 单周期 CPU 的构建
- 2. 基本测试场景 1&2 的搭建
- 3. 集成测试与模块单元测试

· 未完成的进度：

- 1. Bonus 部分（包括Pipeline，外设 IO，UART 切换测试场景）
- 2. 最终项目文档

单项	完成百分比	备注（待完成/待解决）
项目文档	15%	计划在全部开发完成后再对项目整体进行文档描述
单周期CPU 模块设计	100%	
单周期CPU 顶层设计	100%	
单周期CPU 单元测试	100%	

单项	完成百分比	备注（待完成/待解决）
单周期CPU 集成测试	100%	
IO设计	80%	已实现基于 eca11 指令的 IO，仍需完成 UART 接口设计
IO测试	80%	仍需完成 UART 的相关测试
基本测试场景 1	100%	
基本测试场景 2	100%	

七、计划使用/开发的工具链

主要工具：汇编工具 RARS 搭配 Vivado，后续可能使用 UART 传输助手。
主要流程：运用 RARS 编写汇编代码 → 编译为十六进制机器码 → 载入 Vivado 的 ROM 与 RAM 的 IP core → 运行 Testbench 或生成 Bit Stream → 烧录到 EGO1 开发板

八、其他事项

进度：基础部分已完成 90%，Bonus 部分已分工。

预计答辩时间：15 周。

当前困难：不会写 Pipeline。

后续规划：各自按分工完成各自的 Bonus，13 周周末一起整合。